Tugas 3: Perhitungan Slot Word, Cache Line, dan Mapping Tag Memori

Perhitungan Teknis Desain Memori Cache: Slot, Word, Block Size, dan Format Alamat Tag

Penyelesaian studi kasus matematis kuantitatif mengenai pemetaan alamat fisik memori (physical address mapping) pada arsitektur cache memori Direct Mapping dan Set-Associative Mapping.

1. Landasan Teori Pemetaan Memori Cache

Dalam sistem komputasi berkecepatan tinggi, memori cache dibagi menjadi baris-baris (lines atau slots), di mana masing-masing baris menampung satu blok data (block) yang terdiri dari beberapa kata (word). Alamat fisik yang dihasilkan CPU dipecah secara hardware menjadi 3 field bit:

1. Tag Field: Bit pengenal unik untuk memverifikasi apakah blok memori yang sedang tersimpan di cache baris tersebut sesuai dengan blok yang diminta CPU (cache hit verification).
2. Line / Slot Field (Index): Bit penunjuk nomor baris cache spesifik tempat blok dipetakan.
3. Word Offset Field: Bit penunjuk alamat spesifik dari data kata yang dicari di dalam satu blok.

2. Rumusan Matematis Pembagian Bit Alamat

• Jika kapasitas memori utama adalah $2^M$ byte, maka panjang alamat fisik adalah $M$ bit.
• Jika ukuran blok cache adalah $K = 2^W$ byte, maka panjang field Word Offset adalah $W$ bit.
• Jika jumlah baris/slot pada cache adalah $C = 2^S$ baris, maka panjang field Line/Slot Index adalah $S$ bit.
• Panjang bit Tag dihitung melalui pengurangan sisa bit:

3. Dokumen Hasil Pengerjaan Tugas

• Lembar pengerjaan kalkulasi matematis: tugas 3 orkom.pdf yang mendemonstrasikan penghitungan langkah demi langkah pembagian format alamat fisik, rasio ukuran tag terhadap kapasitas total cache, dan perbandingan efisiensi hit-rate.